你好
谢谢回复。
我得到的这个问题是我们的project-circuit1,它是housingxc4vsx35。
但是,当我使用相同的设置(相同的ISE,平台电缆USB)配置'Xilinx®Virtex™-4 SX评估套件(包含xc4vsx35)'时,根本没有任何问题。
类似地,当我使用相同的设置(相同的ISE,平台电缆USB)配置另一个容纳Xilinx CPLD的项目电路2时,根本没有任何问题。
那么,是否表明我们的项目 - circuit1(一个housingxc4vsx35)存在问题?
“这表明电路板上的JTAG链最有可能在TCK(时钟)线上出现信号完整性问题。这导致偶尔从板上读出不正确的数据。”
它可能与项目电路1的PCB质量有关吗?
你好
谢谢回复。
我得到的这个问题是我们的project-circuit1,它是housingxc4vsx35。
但是,当我使用相同的设置(相同的ISE,平台电缆USB)配置'Xilinx®Virtex™-4 SX评估套件(包含xc4vsx35)'时,根本没有任何问题。
类似地,当我使用相同的设置(相同的ISE,平台电缆USB)配置另一个容纳Xilinx CPLD的项目电路2时,根本没有任何问题。
那么,是否表明我们的项目 - circuit1(一个housingxc4vsx35)存在问题?
“这表明电路板上的JTAG链最有可能在TCK(时钟)线上出现信号完整性问题。这导致偶尔从板上读出不正确的数据。”
它可能与项目电路1的PCB质量有关吗?
举报