赛灵思
直播中

吴晓成

7年用户 362经验值
私信 关注
[问答]

与Kintex 7的DDR3内存接口

嗨,
我正在设计一个定制FPGA板&
我将使用带有Kintex(XC7K160T-2FFG676C)FPGA的DDR3 RAM。
我阅读了xilinx& amp; amp; amp; amp; amp; amp; amp; amp; s;
他们建议使用theree垂直银行。
什么是这些“垂直银行”???
我认为这意味着ad3cent银行。
我对么??
所以,我决定使用银行12,13&
14用于DDR3内存接口,但由于我使用的是3.3V的fash存储器IC,我必须使用bank 14进行闪存存储器接口。
原因是需要的资源仅在Bank 14中可用.DDR3存储器连接的bank应该工作在1.5V。
所以我必须使用bank 15而不是bank 14来实现DDR3内存接口。
这意味着现在我要使用12,13和12号银行。
15用于DDR3内存接口。
可以使用这3个银行进行DDR3内存接口吗?
使用不相邻的银行是一个问题吗?
请帮帮我。
问候,
Iroshana。

回帖(5)

刘颖

2020-4-17 08:01:44
从IP目录运行DDR3 MIG向导,然后运行Vivado I / O Planner。
这些交互式工具知道有关引脚选择的所有规则,并将帮助您提供有效的引脚排列。
举报

张奥

2020-4-17 08:10:33
iroshana @ 7
在MIG接口中选择用于DDR3的存储区应该在同一列中。
有关其中的I / O列和库的定义,请参阅UG475“XC7K160T库”部分。
您可以生成项目,自定义MIG IP并转到银行选择页面并与不同的银行一起玩。
如果没有填充,您可以选择惠普银行吗?
或尝试在AR以下的帮助下将设计融入2个银行(根据您的内存配置和其他IP设置)
http://www.xilinx.com/support/answers/41752.html
希望这可以帮助
-Vanitha
--------------------------------------------------
-------------------------------------------请在发布前进行谷歌搜索,
您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉
举报

徐丹

2020-4-17 08:20:19
非常感谢您的支持。
我会检查一下。
举报

徐丹

2020-4-17 08:33:43
非常感谢您的支持。
我会检查一下。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分