将DDR内存模块与FPGA连接用于基于微网格的RTL解决方案是否有必要？

除非您无法将软件应用程序安装在主板上可用的BRAM资源上，否则基于MicroBlaze的设计中不需要DDR控制器。
在原帖中查看解决方案

除非您无法将软件应用程序安装在主板上可用的BRAM资源上，否则基于MicroBlaze的设计中不需要DDR控制器。

嗨，
我有一台使用Vivado 2015.3的VC707，我正在运行一个微型处理器。
我无法将我的软件放入BRAM资源中。
我已经尝试增加可用的BRAM大小（过去8192）但是这个字段是灰色的（虽然GUI表明它可以设置得更大）。
这将是一个伟大的第一步。
代替这样做，似乎我们应该能够使用大量可用的DDR3内存。
是否有一个参考，通过添加MIG7 DDR3控制器微纤维设计？
我最终得到sys_clk未连接，并且错误声明UI_CLK和AXI_CLK必须来自同一个源 - 但UI_CLK是MIG7块的输出。
只是很困惑....
在那儿：
1）解释如何增加微纤维中的BRAM尺寸？
和
2）A *完整*解释如何将MIG7控制器添加到微纤维设计中？
XAPP1162对于某一点很有用，但它适用于Kintex 7板。
任何帮助都会受到很大的关注。
谢谢，
大卫。