我目前正在使用 LPDDR4-3000 作为内存设计带有 i.MX8M Mini 的定制
PCB。在将 LPDDR4-3000 路由到 i.MX8M Mini 时，我有多个问题。
我知道
i.MX 8M Mini 硬件开发人员指南文档，但仍有很多问题。
注意：我目前使用的是 Autodesk Fusion 360，因此在 SI 模拟方面我受到限制。我知道 Fusion 360 有一个 SI Simula
tion 工具扩展，但它并不是很有用......
我当前的设计使用与8MMINILPD4-CPU完全相同的
电路板堆叠和迹线宽度（用于控制阻抗）（参见下面的图 1 和 2）。
1. 如果我只将所有信号长度匹配到 DDR 就 足够了吗（请注意，我使用的是第 1、3 和 8 层，就像在
8MMINILPD4-CPU 设计中一样）？参见下面的图 3，第 1 层 = 红色，第 3 层 = 黄色，第 8 层 = 蓝色。所有信号的长度都相同，均为 8.68 亿。
2. 如果
长度匹配不充分，我将不得不
延时匹配。我是否必须将 pkg 延迟包括在这些计算中？
3. 是否有信号传播的经验法则，例如每 1mm 大约 6.7ps？
4. 对于当前的堆叠，我是否需要非常精确地计算第三层信号的不同信号传播，因为这些是带状线，因此信号比微带线上的信号慢？
