网络rxoutclk / txoutclk没有完全路由怎么办

请详细说明如何在设计中使用这些信号。这可以帮助理解工具无法解决的原因......
--------------------------------------------------
----------------------------别忘了回复，给予kudo并接受为解决方案---------
--------------------------------------------------
-------------------

相应地放置
这些信号仅用于为1个，2个和3个发送器计时gt0_txpmaresetdone_out，gt0_rxpmaresetdone_out等等。
也许我应该使用set_false_path来获取leds和jtag时钟？
我使用X1Y36-39发射器。
我认为一些元素（BUFG和PLLE2_ADV）远离发射器。
如何更改某些元素的位置（我的意思是BUFG和PLLE2_ADV）？

您是否在GTH的这些时钟输出上实例化了时钟缓冲器？
GTH的输出时钟与FPGA内的时钟资源有专用连接（BUFG，BUFH甚至BUFR，我不确定，我认为这取决于器件）。
您附加的图表似乎显示了从GTH到某些切片的直接连接 - 如果这确实是rxoutclk_out网络，那么它们可能在结构上不可路由而没有时钟缓冲区。
Avrum

该图无助于使用。
如果提供从这些信号到您的设计的连接，将会有所帮助。
通常它就像txoutclk / rxoutclk - > bufg（强制） - > mmcm（非强制性） - > GT /用户逻辑。可以提供严重警告信息吗？
这有助于理解警告的原因......
--------------------------------------------------
----------------------------别忘了回复，给予kudo并接受为解决方案---------
--------------------------------------------------
-------------------