ADI 技术
登录
直播中
王敏
7年用户
245经验值
私信
关注
[问答]
AD7172-2BRUZ无法使用连续转换功能
开启该帖子的消息推送
高电平
#MSD:3030280
问题描述:
AD7172-2连续转换模式情况下,正常转换后DOUT/RDY管脚置高代表转换结束。我们通过中断,监控该管脚的低电平进入触发,判断是否要继续转换。
目前因为DOUT的变为高电平的延时过长导致系统一直进入中断状态,读取数据。对系统的资源消耗极大,无法使用
连续转换
功能。
我们尝试在中断中加延时到10us后(也试过5us,但不行,换句话说t7的恶劣情况应该大于5us),该模式才变为正常状态,我们分析了手册的表达其中t7时间的概念,我们推测测手册的描述存在疑问
t7
时间应该为反应的
最大值(即转换完成后DOUT变为高的最大时间量,在此期间进入中断将认为fail)
,以便我们设定中断的延时最小情况。
目前我们采用的输出更新速度为2.5KHz, 数据输出为400us一次。但是我们抓取的波形,744ns就重新读取数据,看上去不正常。
黄色代表DIN=0X44
绿色代表SCLK=8MHz
蓝色代表DOUT/RDY
紫色代表CS
认为是异常的情况:
加10us 延时在中断中后,输出数据的速率2.5KHz:
部分原理图:
寄存器配置图
读法:
寄存器0X28
写入值:0X0509
我们还尝试了增加/减少SCLK来读取数据,此时DOUT输出全高,代表格式错误
以及和数据手册标准时序做对比,抓了末尾数据的波形,发现最后一位数据可高可低,和手册描述不太一致:
手册中的t7指的是SCLK上升沿到DOUT到50%高电平的状态:
回帖
(3)
郝思雨
2019-1-18 10:42:24
数据手册中,好像说的是转换完成后 ,DOUT引脚由高电平变为低电平,读取完数据后,该引脚变为高电平。
数据手册中,好像说的是转换完成后 ,DOUT引脚由高电平变为低电平,读取完数据后,该引脚变为高电平。
举报
李云
2019-5-4 20:58:22
现在解决了吗楼主,我也觉得手册上描述有问题
现在解决了吗楼主,我也觉得手册上描述有问题
举报
李云
2019-5-4 21:31:53
楼主还在吗,请问解决了吗,我也觉得手册上写的有问题
楼主还在吗,请问解决了吗,我也觉得手册上写的有问题
举报
更多回帖
rotate(-90deg);
回复
相关问答
高电平
ad
7172-2
为什么DOUT和RDY做到一个引脚上面呢?
2023-12-15
196
当输入模拟信号低于1V时但AD9235
BRUZ
-40的1引脚电平为低
2018-08-19
1814
请问esp32c
2
支持ADC
连续
转换
模式的
功能
吗?
2024-06-06
105
ad
7172-2
如何利用RDY引脚触发SPI中断进行数据接收?
2019-01-09
5611
AD
7172
在上电后内部基准电源
无法
启动是什么原因?
2023-12-08
196
ad
7172-2
如何利用RDY引脚触发SPI中断进行数据接收?
2023-12-14
156
使用AD5293
BRUZ
-100时,RESET AD5293
BRUZ
-100后会有2.0V电压从Vlogic漏电到我的电源上怎么解决?
2024-02-27
6175
请问AD
7172
上电后,有内部基准电源
无法
启动现象是什么原因?
2018-07-24
3920
AD
7172
读取ID寄存器后不能正确读取数据怎么解决?
2023-12-08
288
AD7192的AN1186运用笔记中的EMC电路设计,请问是否适用与AD
7172-2
的EMC设计,相关滤波元件参数是否需要调整?
2018-08-13
2317
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分