硬声

7

0

0

李开鸿

[5.1.1]--5-1Verilog程序输入和编译

打开App，查看更多精彩内容
相关推荐 评论0
Verilog,FPGA,vhdl
411

2.4.1赋值语句、结构说明语句、阻塞与非阻塞#FPGA

FPGA,Verilog
233

[1.1.1]--1.1FPGA简介

数字逻辑,Verilog
216

[17.1.1]--第十九讲半加器、全加器

Verilog,FPGA,编程,代码,时序逻辑,电路
214

25 18C_使用在线逻辑分析仪ILA分析SPI波形 - 第2节

Verilog,编码,HDL,译码,VerilogHDL
210

#硬声创作季 #Verilog VerilogHDL设计与实战-16HDB3编码与译码-2

Verilog,FPGA,vhdl
371

2.4.2条件语句#FPGA

Verilog,FPGA,vhdl,编程语言,代码,RTL
316

3.1.1 分析和逻辑实现、工程创建和设置、代码编写及RTL分析#FPGA

Verilog,FPGA,vhdl
302

2.3运算符#运算

Verilog,FPGA,vhdl,HDL
287

2.1VerilogHDL基本结构视频#FPGA

Verilog,FPGA,编程语言,仿真
286

3.1.2 仿真及模块调用讲解#仿真

FPGA,寄存器,元器件,Verilog,vhdl
281

2.2数据类型及变量、常量#数据f

Verilog,FPGA,vhdl
277

2.4.3循环语句#FPGA

Verilog
228

[3.3.1]--3-3Verilog加法器设计

Verilog
211

[3.6.1]--3-6常见组合电路Verilog描述举例

Verilog
209

[3.2.2]--3-2多路选择器的Verilog描述（下）

Verilog
208

[4.1.1]--4-1DFF的Verilog表述

EDA工具,Verilog
207

[2.5.1]--2-5a硬件测试与JTAG（1）

Verilog
204

[3.2.1]--3-2多路选择器的Verilog描述（上）

Verilog,编码,HDL,译码,VerilogHDL
204

#硬声创作季 #Verilog VerilogHDL设计与实战-16HDB3编码与译码-1