登录
本课程面向0基础，适合对芯片IC行业感兴趣或想进入、转行数字芯片验证、设计等岗位的同学。
5.0共18课时35人已学习
本课程共18节，约13小时，大概需要1-2周学习。将学员设计语言障碍清扫干净，同时为大家更好的开展验证，以及后面的设计代码debug打下基础。
第9讲.Verilog HDL模块（module）认知免费试看第10讲.Verilog HDL设计--assign语句付费第11讲.Verilog HDL设计--assign语句实操付费第12讲.第Verilog HDL设计--always语句（上）付费第13讲.Verilog HDL设计--always语句（下）付费第14讲.Verilog HDL设计always实操付费第15讲.Verilog HDL建模方式付费第16讲.Verilog HDL其他常见语法付费第17讲.Verilog HDL代码风格付费第18讲.高性能数字电路设计基础付费第19讲.数字电路设计复位与毛刺消除付费第20讲.数字电路设计--状态机（上）付费第21讲.数字电路设计--状态机（下）付费第22讲.数字电路设计时钟与时序付费第23讲.数字电路设计异步时钟付费第24讲.数字电路设计握手协议付费第25讲.数字电路设计FIFO设计付费第26讲.数字电路设计低功耗设计概述付费
朱有鹏
技术总监
145194学员
互联网课程品牌《朱老师物联网大讲堂》创始人。精通U-Boot、linux kernel移植及驱动程序开发;精通C、C++、Java、C#等高级语言，熟悉ARM Cortex-A、Cortex-M3/M4等体系结构;熟悉三星平台S3C2440、S3C6410、S5PV210等处理器系列的linux、WinCE下的开发流程;授课风趣幽默，讲解条理清晰，对知识有自己独到见解，善于发散学生的思维。
长按上方图片保存到相册
复制链接