FPGA|CPLD|ASIC论坛
直播中

张亮

13年用户 64经验值
擅长:可编程逻辑 电源/新能源 MEMS/传感技术 测量仪表 嵌入式技术 制造/封装 模拟技术 连接器 EMC/EMI设计 光电显示 存储技术 EDA/IC设计 处理器/DSP 接口/总线/驱动 控制/MCU RF/无线
私信 关注
[问答]

sdram时钟

请教大家，下图红圈处是我用的sdram。
未命名.jpg
请问sdram的时钟可调吗？是不是只要不超过最大时钟频率就可以呢。我用100MHz的读写没问题。用125MHz或150Mhz就出现问题了。不知道是需要调整sdram控制器的参数还是必须用特定时钟频率，如50MHz、100MHz、133MHz、166MHz（133和166用FPGA难以实现）等？



回帖（2）

雪原

2013-6-28 08:07:17
理论上来说应该不超过166m都可以的 可能需要调节相位吧  楼主多试试
举报

xiangtian116

2013-7-11 14:39:38
理论上跑166M都可以，但是跑高速对代码的要求比较高，不是恨好实现
举报

更多回帖

2 0 0

相关问答

发帖
电子发烧友APP
|投诉反馈|电子发烧友网
© 2021 bbs.elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分