你好,
我正在使用以下工具:
Vivado 2015.4
questasim64_10.4c
我用这个命令编译了模拟库:
compile_simlib -directory C:/Xilinx/Vivado/2015.4/questasim64_10.4c -simulator questa -simulator_exec_path C:/questasim64_10.4c/win64
我为一个Ar
tix7生成了一个TX唯一的Aurora 8b10b内核(GTP),为Virtex7生成了一个仅限RX的Aurora 8b10b内核(GTX)。
我的参考时钟是125MHz,而我的DRP / INIT时钟都是125MHz。
我的两个核心的线路速率都是0.625。
我正在使用Aurora v11.03。
核心都设置为流式传输,后台信道模式是定时器。
共享逻辑包含在核心中。
我正在尝试用QuestaSim模拟这两个单工核心。
我的TX唯一核心工作正常。
但是,我的RX唯一核心永远不会出现(RX_Channel_up和Rx_lane_up从不断言为高)。
我编写了自己的测试平台,然后借用了示例设计测试平台。
此示例设计测试平台使用仅RX的GTX和仅TX的GTX内核。
这个测试平台工作了。
但是,当我用TX GTP替换TX GTX时,RXer永远不会出现。
GTP和GTX兼容吗?
任何建议将不胜感激。