嗨,
实际上它是另一种方式,我的意思是根据你的设计信号生成IOstandard IBIS模型
你可以考虑你的硬件设计师,找出你的设计所需的Iostandard,并输入你的ucf / xdc文件。
因此,如果您没有选择任何IOstandard我认为该工具将分配默认值,您可以在IO规划布局(vivado)中打开工具设计并检查IOstandard,或参考selctIO用户指南(UG471)获取支持的默认Iostandards以及稍后的
可以在IBIS中找到合适的模型。
但是,根据外部设备和接口类型以及您将连接信号的FPGA bank的VCCO决定IOstandard信号的始终是desiigner。
希望这可以帮助
问候,
Vanitha
--------------------------------------------------
-------------------------------------------请在发布前进行谷歌搜索,
您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉
在原帖中查看解决方案
嗨,
实际上它是另一种方式,我的意思是根据你的设计信号生成IOstandard IBIS模型
你可以考虑你的硬件设计师,找出你的设计所需的Iostandard,并输入你的ucf / xdc文件。
因此,如果您没有选择任何IOstandard我认为该工具将分配默认值,您可以在IO规划布局(vivado)中打开工具设计并检查IOstandard,或参考selctIO用户指南(UG471)获取支持的默认Iostandards以及稍后的
可以在IBIS中找到合适的模型。
但是,根据外部设备和接口类型以及您将连接信号的FPGA bank的VCCO决定IOstandard信号的始终是desiigner。
希望这可以帮助
问候,
Vanitha
--------------------------------------------------
-------------------------------------------请在发布前进行谷歌搜索,
您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉
在原帖中查看解决方案
举报