赛灵思
直播中

贾永世

8年用户 1886经验值
私信 关注
[问答]

Kintex上的真随机数生成器测试失败的原因有哪些?

我想在Kintex-7上生成真正的随机数。
我正在关注Xilinx发表的论文,其中环形振荡器用于随机数生成,LHCA已被用作扰码器。
但是,每当我捕获11兆字节的数据(真随机数)并通过DIE HARD TEStiNG软件传递它们时,每次以下3个测试失败时:
1. BITSTREAM测试
2.OPSO(重叠 - 稀疏 - 占用)
3.COUNT-THE-1对字节流的测试
我究竟做错了什么。
Xilinx建议通过对125Mhz的数据进行采样,所有15次DIE HARD测试都通过了。
我用8位LHCA对100 Mhz的数据进行采样。
随附的是我正在关注的Xilinx的论文。
Xilinx FPGA中的高速真随机数发生器.pdf 93 KB

回帖(2)

陈苏文

2020-4-26 11:13:43
最初的测试是在XC2VP7-6 Virtex2Pro芯片上完成的。
您需要了解为什么500 MHz的第一次测试未能通过3,为什么以125 MHz的频率对其进行采样使其全部通过。
这些值很可能与芯片的处理有关。
Kintex-7芯片明显更快。
尝试不同的采样频率和更宽的LHCA。
- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。
举报

潘晶燕

2020-4-26 11:30:12
GT,
如上所述,采样速度必须(大大)小于交叉耦合XOR的固有速度。
当时,在这个现在很古老的产品中,125 MHz非常快。
互连延迟占主导地位,因此即使使用最新的设备,我相信操作速度可能只会翻倍。
如果你每秒需要更多的随机位,我会创建十个,甚至100个发生器,所有这些都以100 MHz采样运行。
以这种方式,每秒的随机比特几乎是无限的。
此外,“失败”测试可能不是一件坏事。
真正的随机数就是:真正的随机数。
任何样本集都可能会失败一个或多个测试,但在新样本上,它不应该总是失败。
如本文所述,将LFSR添加到生成器确实可以创建更完美的1和0的比率。
Austin Lesea主要工程师Xilinx San Jose
举报

更多回帖

发帖
×
20
完善资料,
赚取积分