赛灵思
登录
直播中
李童
8年用户
234经验值
私信
关注
[问答]
如何从FPGA提供外部差分时钟?
开启该帖子的消息推送
FPGA
时钟
大家好,
设备:xc7vx485tffg1761-2
我需要从
FPGA
提供外部时钟。
所以我使用了OBUFDS,输入时钟来自clock_wizard。
我想知道OBUFDS是否是正确的选择,还是有任何提供输出差分时钟的方法。
谢谢,
Musthafa V.
回帖
(1)
李婷
2020-4-15 08:53:14
谢谢Satish。
我已经完成了那些链接。
所以我认为ODDR是更好的方式。
但是如何将ODDR用于差分时钟输出?
感谢致敬,
Musthafa
谢谢Satish。
我已经完成了那些链接。
所以我认为ODDR是更好的方式。
但是如何将ODDR用于差分时钟输出?
感谢致敬,
Musthafa
举报
更多回帖
rotate(-90deg);
回复
相关问答
FPGA
时钟
怎么为I/Obank
提供
125MHz
差
分时钟
?
2020-07-15
1786
AD9254的
时钟
配置可以直接使用
从
FPGA
差
分时钟
引脚引出的
时钟
信号吗
2018-11-02
4278
怎么才能从ML405获得
差
分时钟
?
2019-08-15
1549
如何生成
差
分时钟
2019-01-21
6487
差
分时钟
转单端
2016-06-02
11806
请问能将
FPGA
输出的
差
分时钟
作为AD9954的参考
时钟
输入吗?
2018-11-19
6449
有没有哪位大佬知道国产的高速
差
分时钟
缓冲芯片型号以及单端
时钟
转
差
分时钟
的
时钟
转换芯片
2020-04-03
6706
如何设置
差
分时钟
约束?
2019-10-28
6300
关于AD9640
差
分时钟
、模拟输入与PCB布局的使用疑问求解
2023-12-22
1060
Xilinx 7系列2000T
FPGA
时钟
疑问
2015-10-09
2821
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分