请问不同的IO级标准信号可以在xilinx spartan6-45t FPGA的同一个BANK中一起分配吗？

http://www.xilinx.com/support/documentation/user_guides/ug381.pdf
Austin Lesea主要工程师Xilinx San Jose

例如LVDS 3.3 V，TMDS 3.3 V，LVCOMS3.3 VLVCMOS3.3 V和VLTTL 3.3 V，它们可以在BANK0或BANK2中一起分配吗？
是的，有限制。
您应该在DS162中搜索LVDS_33和TMDS_33。
输入和输出的要求并不相同。
- 鲍勃埃尔金德
签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。
阅读手册或用户指南。
你读过手册了吗？
你能找到手册吗？2。
搜索论坛（并搜索网页）以寻找类似的主题。
不要在多个论坛上发布相同的问题。
不要在别人的主题上发布新主题或问题，开始新的主题！5。
学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。
提供有用的详细信息（请与网页，数据表链接）.7。
您的代码中的评论不需要支付额外费用。
我没有支付论坛帖子的费用。
如果我写一篇好文章，那么我一无所获。