有可能设计一个带50滤波器的带阻滤波器在PSoC上使用滤波器块吗？

我尝试这个例子。频率低于500赫兹的块滤波器不工作。
你知道为什么吗？
当做，
罗米尔

Romil，DFB不喜欢低截止频率。但你可以欺骗DFB。将它设置为500Hz和输入滤波器的截止频率为10kHz，但饲料滤波器输入1kHz采样率。然后过滤将为您提供50Hz有效截止。这是很不幸的，但足协可以在许多方面得到改善。

“DFB不喜欢低截止频率。”
不完全是这样。低频率的问题，FIR，是极点位置接近和
精度要求。因此LF FIR滤波器需要很高的阶数。
但是，在这个问题上，这个问题要少得多。但是问题
这里是双组分具有线性相位解的问题。他们也是
因反馈不当而引起振荡和溢流
架构不同于FIR。但论坛与需要的另一位客户合作
在50赫兹的BP溶液。记住在这里工作在赫兹水平
过滤器的安装时间非常长。所以如果你正在数字化你需要的东西
将其纳入设计。
在VLF中的许多设计是浮点，DFB当然是24位定点。
关于在精确位置获得极点/零点位置所需的顺序。
有效计算低FRQ的几种可供选择方法
资源，附加。
HTTPS://www. DROPBOX.COM/SHB/MGBJM7ED3FZ7DK/AACLC2HYCK2RRCMYY52ZDMQA？DL＝0
问候，Dana。

我以为你已经这么做了？
我使用滤波器块而不是DFB（数字滤波器块）。
我修改的“过滤adc_vdac”的例子如Dana说，它用于创建一个FC = 50赫兹带阻滤波器。
当做，
罗米拉