多功能存储器芯片测试系统设计方案

作者：王烈洋黄小虎占连样珠海欧比特控制工程股份有限公司
随着电子技术的飞速发展，存储器的种类日益繁多，每一种存储器都有其独有的操作时序，为了提高存储器芯片的测试效率，一种多功能存储器芯片的测试系统应运而生。本文提出了一种多功能存储器芯片的测试系统硬件设计与实现，对各种数据位宽的多种存储器芯片（SRAM、MRAM、NOR FALSH、NAND FLASH、EEPROM等）进行了详细的结口电路设计（如何挂载到NIOSII的总线上），最终解决了不同数据位宽的多种存储器的同平台测试解决方案，并详细地设计了各结口的硬件实现方法。

李淇淇

2019-7-26 11:33:07

设计原理
此设计方案根据上述各种存储器独自的读写时序访问特性，通过FPGA的灵活编程特性，适当地调整NIOSII的外部总线时序，最终实现基于NIOSII的外部总线访问各种存储器读写时序的精确操作。如图2-1。通过FPGA自定义一个可以挂载所有存储器芯片的总线接口-ABUS，如表1。而且在同一个接口上能够自动识别各种接入的被测试存储器芯片，它们通过类别输入信号（CLAS）来区分,每一种存储器芯片对应一种独特的操作时序。下面是几种存储器芯片的接口连接方式及信号描述。其它的存储器芯片都可以用类似的接法挂载到ABUS总线上，最终完成测试。

图 2‑1 NIOSII的总线挂载各类存储器芯片连接示意图

表1：ABUS接口信号说明表

刘永杰

2019-7-26 11:33:14

40位NAND FLASH连接设计
如图2-2所示，40位NAND FLASH与NIOSII 通过ABUS(FPGA)桥接,把外部总线的时序完全转换成NAND FLASH的操作时序。40位NAND FLASH芯片品由五个独立的8位NAND FLASH芯片拼接构成。5个8位器件的外部IO口拼接成40位的外部IO口，而各自的控制线（NCLE，NALE，NRE，NWE）连接在一起构成一组控制线（NCLE，NALE，NRE，NWE），片选相互独立引出成NCS0-NCS9,忙信号独立引出为R/B0-R/B9。
如表2，详述了40位NAND FLASH与ABUS的连接关系。

图 2‑2 ABUS与40位NAND FLASH接口图

表2，40位NAND FLASH接口连接表

刘羽扬

2019-7-26 11:33:37

8位NAND FLASH与NIOSII连接
8位NAND FLASH是通过多片8位NAND FLSAH芯片叠加而成，每一个芯片的外部总线和控制线（NALE，CLE，NEW，NRE）进行复连。分别引出每一个芯片的片选和忙信号NCS0-NCS9、NRB0-NRB9。可以利用FPGA的逻辑来修改NIOSII的总线读写时序，来准确的操作大容量8位NAND FLASH存储器模块。实现NIOSII到ABUS，ABUS到8位NAND FLASH的连接。如图2-3所示。
表3，详述了8位NAND FLASH与ABUS的连接关系。