体去耦电容应用
当今大量的嵌入式控制器是采用一种单板计算机(SBC)建立的。主导性的工业标准是PC/104，它规定了3.8” x 3.6”的形状系数。新的更小的专有规格也在涌现，特别是基于16位和32位处理器的SBC。此外，PC/104 SBC还必须做到多个PC/104板的stack-through(堆叠嵌入)连接，以充分利用4.0mm(0.16”)的最大安装元件高度。
有相当数量的设计师还倾向于用一个微控制器或微处理器加选定外围元件，做自己的定制嵌入式控制器方案。这些方案或许可以在PCB上直接实现，同普通SBC一样也受到压缩空间的限制。
所以，材料和封装结构必须做到使一个电容适合装入CPU和芯片组之间的十分小的空间，而不超出严格的高度限制。
功率要求通常由微处理器或微控器制造商根据电压调节模块(VRM)而制定。大多数系统根据一个能提供多个电压值的同步降压转换器建立。通常，它们将提供1.5～1.8V、3.3V及5.0V的电压，分别给处理器核心、处理器与芯片组I/O，以及通用板上各个基础电单元。处理器核心电压或VCORE，通常是选择低ESR体电容时的一个主要难点。对合适电容技术的评估
分析处理器制造商对有关核心电压的推荐建议，例如为VCORE指定一个适合的滤波电容。要求1.5V核心电压的新式处理器，其例举要求如下：
输出电压=1.5V～1.8V；
输出纹波电压=输出电压的2%；
输出电流>14A；
输出滤波电容=3900F/4V,ESR<3m
调查该新封装技术的效果，对前面描述的电容技术进行了评估，以确定作为一种PC/104SBC用整体输出滤波电容在板布局、元件高度、电气性能方面的最佳技术。不过，由于现有铝电解电容超出了4.0mm(0.16”)的最大高度，因此被排除在外。
通观各电容技术以确定印刷电路板(PCB)上最小总引脚、具有最低的ESR，同时满足高度限定的实现方案。下面整理了一个包含Vishay所有技术选项的综合表。
虽然Polymer钽电容具有很好的ESR，但总体电容值需求要求更多的单个贴装电容。为取得必需的体电容量，需要18个255D系列的330F，占用板空间总量为558mm2(0.88inch2)。这大大高于4个Vishay597D多阳极钽电容构成的排列。
多阳极技术以最小占用空间、拥有最好的ESR，被选择用于此应用。4个多阳极597D并联安装在板上，占用面积124mm2(0.19inch2)。这产生了与其它技术相比更好的容积效率。并联电容布置的ESR<3m，满足目标应用要求。
体去耦电容应用
当今大量的嵌入式控制器是采用一种单板计算机(SBC)建立的。主导性的工业标准是PC/104，它规定了3.8” x 3.6”的形状系数。新的更小的专有规格也在涌现，特别是基于16位和32位处理器的SBC。此外，PC/104 SBC还必须做到多个PC/104板的stack-through(堆叠嵌入)连接，以充分利用4.0mm(0.16”)的最大安装元件高度。
有相当数量的设计师还倾向于用一个微控制器或微处理器加选定外围元件，做自己的定制嵌入式控制器方案。这些方案或许可以在PCB上直接实现，同普通SBC一样也受到压缩空间的限制。
所以，材料和封装结构必须做到使一个电容适合装入CPU和芯片组之间的十分小的空间，而不超出严格的高度限制。
功率要求通常由微处理器或微控器制造商根据电压调节模块(VRM)而制定。大多数系统根据一个能提供多个电压值的同步降压转换器建立。通常，它们将提供1.5～1.8V、3.3V及5.0V的电压，分别给处理器核心、处理器与芯片组I/O，以及通用板上各个基础电单元。处理器核心电压或VCORE，通常是选择低ESR体电容时的一个主要难点。对合适电容技术的评估
分析处理器制造商对有关核心电压的推荐建议，例如为VCORE指定一个适合的滤波电容。要求1.5V核心电压的新式处理器，其例举要求如下：
输出电压=1.5V～1.8V；
输出纹波电压=输出电压的2%；
输出电流>14A；
输出滤波电容=3900F/4V,ESR<3m
调查该新封装技术的效果，对前面描述的电容技术进行了评估，以确定作为一种PC/104SBC用整体输出滤波电容在板布局、元件高度、电气性能方面的最佳技术。不过，由于现有铝电解电容超出了4.0mm(0.16”)的最大高度，因此被排除在外。
通观各电容技术以确定印刷电路板(PCB)上最小总引脚、具有最低的ESR，同时满足高度限定的实现方案。下面整理了一个包含Vishay所有技术选项的综合表。
虽然Polymer钽电容具有很好的ESR，但总体电容值需求要求更多的单个贴装电容。为取得必需的体电容量，需要18个255D系列的330F，占用板空间总量为558mm2(0.88inch2)。这大大高于4个Vishay597D多阳极钽电容构成的排列。
多阳极技术以最小占用空间、拥有最好的ESR，被选择用于此应用。4个多阳极597D并联安装在板上，占用面积124mm2(0.19inch2)。这产生了与其它技术相比更好的容积效率。并联电容布置的ESR<3m，满足目标应用要求。
举报
举报
